Answered
連続ウェーブレット変​換(cwt)について
デフォルトはデータの端は反射した信号として処理されます。これを有効にするかどうかはパラメータExtendSignalで設定できます。 cwt(x, Fs, 'ExtendSignal', false); プロットの端のグレーアウトしている部分はCo...

meer dan 5 jaar ago | 2

| accepted

Answered
連続ウェーブレット変換(cwt)のマザーウェーブレットについて
cwt関数はここ数年の間に仕様変更があったようで、最新版のR2018bのcwt関数だとMorse, Morlet, Bumpしか使えないようです。 古いバージョンのcwt関数もいまだ使用可能で、HaarとかSymletsなど多数のMother Wavel...

meer dan 5 jaar ago | 3

| accepted

Answered
加速度計の重力加速度とノイズの除去
除去したいノイズの周波数特性は把握していますか？ フィルタというものは、特定の周波数を増幅させたり減衰させたりするものなので、ノイズをフィルタで除去したいのであれば、ノイズの周波数特性を把握する必要があります。同時に信号成分（ここでは加速度信号）もフィル...

meer dan 5 jaar ago | 1

| accepted

Answered
simulinkのsubsystemの伝達関数を調べたい
連続モデルであればlinmod, 離散モデルであればdlinmodで状態空間モデルや伝達関数を取得することができますよ。 https://www.mathworks.com/help/releases/R2018b/simulink/slref/linm...

meer dan 5 jaar ago | 1

| accepted

Answered
行列データの線形補間のついて
MATLABでは日付と時刻を扱うことができるのですが、これではだめでしょうか？ https://jp.mathworks.com/help/matlab/matlab_prog/represent-date-and-times-in-MATLAB.htm...

bijna 6 jaar ago | 1

Answered
HDL Coder : Coprocessing – blocking モードでの遅延に関して
Native Floating Pointは演算器の内部にパイプラインが挿入されます。浮動小数点で複雑な演算をするため、パイプライン処理が必要になるためです。FPGAの設計ではこのようなパイプライン≒レイテンシの設計が必要になります。 パイプラインの...

bijna 6 jaar ago | 1

| accepted

Answered
bode関数で出したボード線図とSimulinkのSystem Identification Toolboxのモデルの線形化を用いて出したボード線図が一致しない
dlinmod関数でSimulinkモデルから伝達関数を取得してみましたが、MATLABの結果と同じになっているようです。&nbsp System Identification Toolboxで伝達関数を取得するのは、具体的にどのようにされていますか...

bijna 6 jaar ago | 0

| accepted

Answered
Simulink からの HDL 生成に関して
ZynqのARM-FPGA間の同期はFree runningモードとCoprocessing-Blockingモードという2種類あって、後者がNobuo Iwasakiさんが言われているような動作に該当すると思います。 <</matlabcentra...

bijna 6 jaar ago | 1

| accepted

Answered
Simulinkでのforループについて
ForループやIf/Elseの中にどんな処理が入っているかにもよりますが、ブロックで書きたければSimulink/Ports & Subsystem/For Iterator SubsystemブロックやFor Each Subsystemブロックと分岐処...

bijna 6 jaar ago | 0

Answered
simulinkのfrom workspaceの最終時間を自動的にsimulinkの終了時間に設定するにはどうすればいいですか？
例えばワークスペースにtimeseriesオブジェクトの変数timeSeriesDataがあり、それをFrom Workspaceブロックに読み込むとします。 Ts = 1 timeSeriesData = timeseries([2 4 5 ...

bijna 6 jaar ago | 1

| accepted

Answered
scopeのデータログについて
R2018bで試して見ましたが、ちゃんとワークスペースに変数が作成されましたよ。

bijna 6 jaar ago | 1

| accepted

Answered
Simulinkのリアルタイムシミュレーションについて
WindowsやLinux上で動作するソフトウェアを厳密なリアルタイムで実行するのは厳しいんじゃないでしょうか・・・ dSPACEやSpeedgoatの機器にコード生成して実装するのが良いかと。 <https://jp.mathworks.co...

ongeveer 6 jaar ago | 2

| accepted

Question


コード置換ライブラリ非対応関数をコード置換する方法
Cortex-M4向けにコード置換ライブラリを使用してターゲットプロセッサ向けに最適化されたCコードを生成したいのですが、MATLABファイル内で使用しているfiltfilt関数が対応していないようです。filtfilt関数の処理は普通の畳み込み演算＋アル...

meer dan 6 jaar ago | 1 answer | 0

1

answer

Question


Hardware Support Package Installer is Unstable
When I install hardware support package such as Embedded Coder for Cortex-M, installation frequently fails. It is successful ...

meer dan 7 jaar ago | 0 answers | 0

0

answers

Question


MEXファイルで初期化ルーチンを実行するには、どのようにCコードを書けば良いですか？
既存のCコードがあり、MATLAB、Simulink両方で使いたいので、MEX化を行って使用しようと思っています。 SimulinkではMEXファイルをSystem Objectのラッパーからコールして使用します。 Cコードアルゴリズムには状態量がある...

meer dan 7 jaar ago | 1 answer | 1

1

answer

Question


HDL Verifierでコシミュレーションする際のシミュレーション速度について
HDL VerifierでQuestaやIncisiveとコシミュレーションする際に、シミュレーション速度は単体より遅くなりませんか？ また、機能制限などありますか？

meer dan 7 jaar ago | 1 answer | 0

1

answer

Question


HDL Coderの実装効率、面積、速度などのパフォーマンスに関して
HDL Coderを使ってFPGA実装することを検討しています。 Verilogを書いて論理合成したときと比べて、回路面積や速度の性能はどれぐらい出るのでしょう？ &nbsp; 自動的にコード生成できるので、効率化はできると思うのですが、面積...

meer dan 7 jaar ago | 1 answer | 0

1

answer

Question


HDL Coderで、HDL生成可チェックまたはHDL生成しようとすると「アサーションに失敗しました。」と表示されます。
エラー原因がわからず困っています。 言語設定を英語にするとエラーメッセージは Assertion failed. となります。

meer dan 7 jaar ago | 1 answer | 0

1

answer

Question


Cコード高位合成ツールを使って、Simulinkで生成したCコードのVHDL/Verilogへの変換
MファイルやSimulinkモデルからEmbedded Coderで生成したCコードをVivado HLSやCyber WorkbenchなどのC言語高位合成ツールにかけてVHDL/Verilogに変換することはできますか？

meer dan 7 jaar ago | 1 answer | 2

1

answer

Answered
SD Card Write Error
Instead, you can manually copy the Linux image files from install directory of support package to SD card. C:\ProgramData\MATLA...

bijna 8 jaar ago | 4

| accepted